TMS320DM8168CCYG2 达芬奇数字媒体处理器
产品型号：TMS320DM8168CCYG2
产品品牌：TI
产品封装：BGA
产品功能：处理器
TMS320DM8168CCYG2说明
DM816x 达芬奇视频处理器是一个高度集成的可编程平台，它利用 TI 的达芬奇技术来满足以下应用的处理需求：视频编码、解码、转码和转码率；视频安全；视频会议; 视频基础设施；媒体服务器；和数字标牌。
该器件使原始设备制造商 (OEM) 和原始设计制造商 (ODM) 能够通过完全集成的混合处理器解决方案的最大灵活性，快速将具有强大操作系统支持、丰富用户界面和高处理性能的设备推向市场。该器件将可编程视频和音频处理与高度集成的外设集相结合。
该器件的关键是多达三个高清视频和成像协处理器 (HDVICP2)。每个协处理器可以执行单个 1080p60 H.264 编码或解码或多个较低分辨率或帧速率的编码和解码。多通道 HD-to-HD 或 HD-to-SD 转码和多重编码也是可能的。TMS320DM816x 器件能够同时处理 1080p60 流，是满足当今苛刻的高清视频应用要求的强大解决方案。
可编程性由具有 NEON 扩展的 ARM Cortex-A8 RISC CPU、TI C674x VLIW 浮点 DSP 内核以及高清视频和成像协处理器提供。ARM 处理器让开发人员可以将控制功能与在 DSP 和协处理器上编程的音频和视频算法分开，从而降低系统软件的复杂性。带有 NEON 浮点扩展的 ARM Cortex-A8 32 位 RISC 处理器包括： 32KB 指令缓存；32KB数据缓存；256KB 二级缓存；48KB 的公共 ROM 和 64KB 的 RAM。
丰富的外围设备集提供了控制外部外围设备和与外部处理器通信的能力。有关每个外设的详细信息，请参阅本文档中的相关部分和相关的外设参考指南。外围设备包括： 高清视频处理子系统 (HDVPSS)，提供同时输出高清和标清模拟视频以及双高清视频输入；最多两个具有 GMII 和 MDIO 接口的千兆以太网 MAC（10 Mbps、100、Mbps、1000 Mbps）；两个带有集成 2.0 PHY 的 USB 端口；PCIe 端口 x2 通道 GEN2 兼容接口，允许设备充当 PCIe 根联合体或设备端点；1个6通道McASP音频串口（带DIT模式）；两个双通道 McASP 音频串口（带 DIT 模式）；一个 McBSP 多通道缓冲串行端口；三个支持 IrDA 和 CIR 的 UART；SPI串行接口；SD和SDIO串行接口；两个我2C主从接口；多达 64 个 GPIO 引脚；七个 32 位定时器；系统看门狗定时器；双 DDR2 和 DDR3 SDRAM 接口；灵活的 8 位和 16 位异步存储器接口；以及多达两个 SATA 接口，用于在两个或更多磁盘驱动器上使用端口倍增器进行外部存储。
该器件还包括一个 SGX530 3D 图形引擎（仅在 TMS320DM8168 器件上可用），以实现复杂的 GUI 和引人注目的用户界面和交互。此外，该器件还具有一整套适用于 ARM 和 DSP 的开发工具，包括 C 编译器、用于简化编程和调度的 DSP 汇编优化器，以及用于查看源代码执行的 Microsoft Windows 调试器接口。
C674x DSP 内核是 TMS320C6000 DSP 平台中的高性能浮点 DSP 系列。C674x 浮点 DSP 处理器使用 32KB 的 L1 程序存储器和 32KB 的 L1 数据存储器。高达 32KB 的 L1P 可配置为程序缓存。剩下的是不可缓存的无等待状态程序存储器。高达 32KB 的 L1D 可配置为数据缓存。剩下的是不可缓存的无等待状态数据存储器。DSP 具有 256KB 的 L2 RAM，可定义为 SRAM、L2 高速缓存或两者的组合。所有 C674x L3 和片外存储器访问均通过系统 MMU 进行路由。
该器件封装采用 Via Channel 技术进行了专门设计。该技术允许在这种 0.65 毫米间距封装中使用 0.8 毫米间距 PCB 特征尺寸，并显着降低 PCB 成本。由于 Via Channel BGA 技术提高了层效率，Via Channel 技术还允许仅在两个信号层中进行 PCB 布线。
TMS320DM8168CCYG2特征
●高性能达芬奇数字媒体处理器
●ARM ® Cortex-A8 RISC 处理器
●高达 1.20 GHz
●C674x VLIW DSP
●高达 1 GHz
●高达 8000 MIPS 和 6000 MFLOPS
●与 C67x+ 和 C64x+ 完全软件兼容
●ARM Cortex-A8 内核
●ARMv7 架构
●有序、双问题、超标量处理器内核
●NEON多媒体架构
●支持整数和浮点数（符合 VFPv3-IEEE754）
●Jazelle RCT 执行环境
●ARM Cortex-A8 内存架构
●32 KB 指令和数据缓存
●256 KB 二级缓存
●64 KB RAM，48 KB 引导 ROM
●TMS320C674x 浮点 VLIW DSP
●64 个通用寄存器（32 位）
●六个 ALU（32 位和 40 位）功能单元
●支持 32 位整数、SP（IEEE 单精度、32 位）和 DP（IEEE 双精度、64 位）浮点
●每个时钟最多支持四个 SP 添加和每两个时钟添加四个 DP
●每个周期最多支持两个浮点（SP 或 DP）近似倒数或平方根运算
●两个乘法功能单元
●混合精度 IEEE 浮点乘法支持高达：
●2 SP x SP → SP 每时钟
●2 SP x SP → DP 每两个时钟
●2 SP x DP → DP 每三个时钟
●2 DP x DP → DP 每四个时钟
●定点乘法支持两个 32 x 32 乘法、四个 16 x 16 位乘法（包括复数乘法）或每个时钟周期八个 8 x 8 位乘法
●C674x 两级内存架构
●32 KB L1P 和 L1D RAM 和高速缓存
●256 KB L2 统一映射 RAM 和缓存
●系统内存管理单元（系统 MMU）
●将 C674x DSP 和 EMDA TCB 存储器访问映射到系统地址
●512KB 片上内存控制器 (OCMC) RAM
●媒体控制器
●管理 HDVPSS 和 HDVICP2 模块
●多达三个可编程高清视频图像协处理 (HDVICP2) 引擎
●编码、解码、转码操作
●H.264、MPEG-2、VC-1、MPEG-4 SP 和 ASP
●SGX530 3D 图形引擎（仅在 DM8168 设备上可用）
●每秒提供多达 30 个 MTriangles
●通用可扩展着色器引擎
●Direct3D Mobile、OpenGL ES 1.1 和 2.0、OpenVG 1.1、OpenMax API 支持
●高级几何 DMA 驱动操作
●可编程 HQ 图像抗锯齿
●字节序
●ARM、DSP 指令和数据 – Little Endian
●高清视频处理子系统 (HDVPSS)
●两个 165-MHz 高清视频采集通道
●一个 16 位或 24 位和一个 16 位通道
●每个通道可拆分为双 8 位捕获通道
●两个 165-MHz 高清视频显示通道
●一个 16 位、24 位、30 位通道和一个 16 位通道
●同时标清和高清模拟输出
●具有高达 165MHz 像素时钟的 HDCP 的 PHY 数字 HDMI 1.3 发送器
●三个图形层
●双 32 位 DDR2 和 DDR3 SDRAM 接口
●最高支持 DDR2-800 和 DDR3-1600
●总共多达 8 个 x8 设备
●2GB 总地址空间
●动态内存管理器 (DMM)
●可编程多区域内存映射和交错
●实现高效的 2D 块访问
●支持 0°、90°、180° 或 270° 方向和镜像的平铺对象
●优化交错访问
●一个 PCI Express (PCIe) 2.0 带有集成 PHY 的端口
●具有 1 或 2 个通道的单端口，每秒 5.0 GT
●可配置为根联合体或端点
●具有集成 PHY 的串行 ATA (SATA) 3.0 Gbps 控制器
●两个硬盘驱动器的直接接口
●来自多达 32 个条目的硬件辅助本机命令队列 (NCQ)
●支持端口倍增器和基于命令的切换
●两个 10 Mbps、100 Mbps 和 1000 Mbps 以太网 MAC (EMAC)
●符合 IEEE 802.3（仅限 3.3-VI/O）
●MII 和 GMII 媒体独立接口
●管理数据 I/O (MDIO) 模块
●具有集成 PHY 的双 USB 2.0 端口
●USB 2.0 高速和全速客户端
●USB 2.0 高速、全速和低速主机
●支持端点 0-15
●通用内存控制器 (GPMC)
●8 位和 16 位复用地址和数据总线
●多达 6 个片选，每个片选引脚具有多达 256-MB 的地址空间
●与 NOR 闪存、NAND 闪存（带 BCH 和汉明错误代码检测）、SRAM 和伪 SRAM 的无胶接口
●GPMC 之外的错误定位器模块 (ELM) 可为 NAND 提供高达 16 位和 512 字节的硬件 ECC
●FPGA、CPLD、ASIC 接口的灵活异步协议控制
●增强型直接内存访问 (EDMA) 控制器
●四个传输控制器
●64 个独立 DMA 通道和 8 个快速 DMA (QDMA) 通道
●七个 32 位通用定时器
●一个系统看门狗定时器
●三个可配置的 UART、IrDA 和 CIR 模块
●带有调制解调器控制信号的 UART0
●支持高达 3.6864 Mbps 的 UART
●SIR、MIR、FIR (4.0 MBAUD) 和 CIR
●一个具有四个芯片选择的 40MHz 串行外设接口 (SPI)
●SD 和 SDIO 串行接口（1 位和 4 位）
●双内部集成电路（I 2 C 总线）端口
●三个多通道音频串行端口 (McASP)
●一个六串行器发送和接收端口
●两个双串行器发送和接收端口
●支持 SDIF 和 PDIF（所有端口）的 DIT
●多通道缓冲串行端口 (McBSP)
●发送和接收时钟高达 48 MHz
●两个时钟区域和两个串行数据引脚
●支持 TDM、I2S 和类似格式
●实时时钟 (RTC)
●一次性或周期性中断生成
●多达 64 个通用 I/O (GPIO) 引脚
●片上 ARM ROM 引导加载程序 (RBL)
●电源、复位和时钟管理
●SmartReflex 技术（2 级）
●七个独立的核心电源域
●子系统和外设的时钟启用和禁用控制
●IEEE 1149.1 (JTAG) 和 IEEE 1149.7 (cJTAG) 兼容
●Via Channel 技术支持使用
●0.8-mm 设计规则
●40 纳米 CMOS 技术
●3.3V 单端 LVCMOS I/O（1.5V 的 DDR3、1.8V 的 DDR2 和 1.8V 的 DEV_CLKIN 除外）
封装图
