TMS320VC5402 定点数字信号处理器 (DSP)（以下简称 '5402，除非另有说明）基于先进的改良哈佛架构，该架构具有一个程序存储器总线和三个数据存储器总线。该处理器提供具有高度并行性的算术逻辑单元 (ALU)、专用硬件逻辑、片上存储器和其他片上外围设备。该 DSP 的操作灵活性和速度的基础是高度专业化的指令集。

独立的程序和数据空间允许同时访问程序指令和数据，从而提供高度的并行性。可以在一个周期内执行两次读取操作和一次写入操作。具有并行存储的指令和特定于应用程序的指令可以充分利用这种架构。此外，数据可以在数据和程序空间之间传输。这种并行性支持一组强大的算术、逻辑和位操作操作，可以在单个机器周期内执行。此外，'5402 包括管理中断、重复操作和函数调用的控制机制。

• ●具有三个独立的 16 位数据存储器总线和一个程序存储器总线的高级多总线架构
• ●40 位算术逻辑单元 (ALU)，包括一个 40 位桶形移位器和两个独立的 40 位累加器
• ●17 位 17 位并行乘法器耦合到 40 位专用加法器，用于非流水线单周期乘法/累加 (MAC) 操作
• ●用于 Viterbi 运算符的添加/比较选择的比较、选择和存储单元 (CSSU)
• ●指数编码器，用于在单个周期内计算 40 位累加器值的指数值
• ●两个地址生成器，带有八个辅助寄存器和两个辅助寄存器算术单元 (ARAU)
• ●具有总线保持器功能的数据总线
• ●1M × 16 位最大可寻址外部程序空间的扩展寻址模式
• ●4K x 16 位片上 ROM
• ●16K x 16 位双访问片上 RAM
• ●程序代码的单指令重复和块重复操作
• ●用于高效程序和数据管理的块内存移动指令
• ●具有 32 位长字操作数的指令
• ●具有两个或三个操作数读取的指令
• ●具有并行存储和并行加载的算术指令
• ●条件存储指令
• ●从中断中快速返回
• ●片上外设
  • 软件可编程等待状态发生器和可编程组切换
  • 具有内部振荡器或外部时钟源的片上锁相环 (PLL) 时钟发生器
  • 两个多通道缓冲串行端口 (McBSP)
  • 增强型 8 位并行主机端口接口 (HPI8)
  • 两个 16 位定时器
  • 六通道直接内存访问 (DMA) 控制器
• ●具有掉电模式的 IDLE1、IDLE2 和 IDLE3 指令的功耗控制
• ●用于禁用 CLKOUT 的 CLKOUT 关闭控制
• ●基于片上扫描的仿真逻辑，IEEE Std 1149.1 (JTAG) 边界扫描逻辑
• ●3.3V 电源（1.8V 内核）的 10ns 单周期定点指令执行时间 (100MIPS)
• ●提供 144 引脚塑料薄型四方扁平封装 (LQFP)（PGE 后缀）和 144 引脚球栅阵列 (BGA)（GGU 后缀）