'165 和 'LS165A 是 8 位串行移位寄存器，在时钟控制时将数据沿 Q A方向移向 Q H。8 个独立的直接数据输入可对每个级进行并行访问，这些输入由移位/负载 (SH/LD\) 输入处的低电平启用。这些寄存器还具有门控时钟 (CLK) 输入和来自第 8 位的互补输出。所有输入都经过二极管钳位，以最大限度地减少传输线效应，从而简化系统设计。
时钟是通过一个两输入正或非门完成的，允许一个输入用作时钟抑制功能。将任一时钟输入保持为高会禁止时钟，将任一时钟输入保持为低且 SH/LD\ 为高会启用另一个时钟输入。只有在 CLK 为高电平时，时钟禁止 (CLK INH) 才应更改为高电平。只要 SH/LD\ 为高电平，就禁止并行加载。当 SH/LD\ 为低电平时，并行输入的数据直接加载到寄存器中，与 CLK、CLK INH 或串行 (SER) 输入的电平无关。
